TSMC рассчитывает, что техпроцесс A14 позволит уменьшить площадь ячеек SRAM более чем на 19% к 2028 году. На протяжении развития техпроцессов 5 нм, 3 нм и 2 нм этот показатель почти не менялся.
Сокращение ячеек SRAM может дать разработчикам возможность размещать на чипах больше кеш-памяти или уменьшать их площадь. В материале не приводятся подробности о методике оценки масштабирования или характеристиках будущих чипов.
Изменение может помочь преодолеть длительный период ограниченного масштабирования SRAM в передовых техпроцессах. Практический результат будет зависеть от реализации A14 и решений производителей микросхем.